



واحد محاسبات و منطق (ALU)

آزمایشگاه مدارهای منطقی - گزارش کار آزمایش شماره 5

استاد

دکتر شاهین حسابی

دانشگاه صنعتی شریف

بهار 1405

تیم شماره 2 :

محمد مهدی مرادی - 403106681

محمد امین فخری - 402106253

فهرست

3.....	هدف آزمایش
3.....	1-لیست قطعات و دیتاشیت های آنها
5.....	2-بررسی سیگنال ها و کارکرد مدار
6.....	3-توضیح و رسم مدار در پروتئوس
11.....	4-تست کارکرد مدار
13.....	5-تحلیل و ساخت مدار داخلی ALU
16.....	نتیجه و بحث


هدف آزمایش:

هدف از انجام این آزمایش، آشنایی عملی با واحد محاسبات و منطق (ALU) و نحوه به کارگیری آن در یک مدار دیجیتال واقعی است. برای این منظور، یک سیستم ساده شامل دو ثبات ۴ بیتی A و B، واحد ALU چهار بیتی و یک بخش کنترلی طراحی شبیه سازی شده و داده های ورودی از طریق خطوط D0 تا D3 وارد مدار شده و به کمک مالتی پلکسر ها، بسته به سیگنال های کنترلی، در ثبات های A یا B ذخیره می شوند. واحد کنترل با دریافت کدهای دستوری M0 تا M2، سیگنال های لازم برای انتخاب ورودی ثبات ها و تعیین نوع عملیات ALU را تولید می کند و بدین ترتیب امکان اجرای عملیات حسابی و منطقی مختلف فراهم می شود. با تغییر مقادیر کنترلی و اعمال پالس کلاک، عملکرد مدار در حالت های مختلف بررسی می شود و نتایج شبیه سازی نشان می دهد که عملیات هایی مانند انتقال داده، پاک سازی ثبات، متمم گیری، اعمال عملگر AND و جمع دو ثبات به درستی انجام شده و خروجی ALU با مقادیر مورد انتظار مطابقت دارد. همچنین استفاده از سیگنال Reset باعث بازگشت مدار به حالت اولیه شده و امکان آزمایش مجدد مدار را فراهم می کند. در بخش دوم نیز مدار داخلی واحد محاسبات و منطق را با استفاده از تراشه های مانند مولتی پلکسر و جمع کننده/تفریق کننده پیاده می کنیم و خروجی مربوطه را بر اساس سیگنال های کنترلی تولید می کنیم.

1- لیست قطعات و دیتاشیت های آنها:


لیست قطعات مورد نیاز برای انجام این آزمایش به شرح زیر می باشد:

- یک تراشه 74181 - ALU: یک واحد محاسبات و منطق چهار بیتی است که قابلیت انجام طیف گسترده ای از عملیات حسابی و منطقی را دارد. این تراشه با دریافت دو ورودی ۴ بیتی A و B و سیگنال های کنترلی، می تواند عملیات هایی مانند جمع، تفریق، XOR، OR، AND، متمم و شیفتم را انجام دهد. در این آزمایش، 74181 هسته اصلی مدار محسوب می شود و تمامی پردازش های منطقی و حسابی روی داده ها توسط آن صورت می گیرد. (شکل 1)




شکل 1

- دو تراشه 74175 - ثابت‌ها: شامل چهار فلیپ‌فلاپ D است و به عنوان یک ثابت ۴ بیتی برای ذخیره داده‌ها استفاده می‌شود. در این مدار از دو عدد 74175 برای پیاده‌سازی ثابت‌های A و B استفاده شده است. این ثابت‌ها داده‌ها را در لبه فعال کلاک ذخیره کرده و تا زمان دریافت کلاک بعدی ثابت نگه می‌دارند. وجود ورودی Reset نیز امکان بازگرداندن ثابت‌ها به حالت صفر را فراهم می‌کند. (شکل 2)



شکل 2

- دو تراشه 74157: یک مالتی‌پلکسر چهار کاناله ۲ به ۱ است که امکان انتخاب بین دو ورودی ۴ بیتی را فراهم می‌کند. در این آزمایش، از دو عدد 74157 برای انتخاب منبع داده ورودی ثابت‌های A و B استفاده شده است. سیگنال‌های کنترلی SA و SB تعیین می‌کنند که داده ورودی از خطوط D0-D3 گرفته شود یا از خروجی بازخورد داده‌شده از ALU. (شکل 3)



شکل 3

- گیت های OR، AND، NOT

2- بررسی سیگنال ها و کارکرد مدار:

- بررسی سیگنال های ورودی مدار:

- 0 خطوط داده D0_D3
- 0 خطوط دستور M0_M2 برای Controller
- 0 کلید از نوع Push_button برای بازگرداندن مدار به حالت اولیه (Reset)
- 0 کلید از نوع Push_button برای ورودی clock

- بررسی سیگنال های خروجی:

- 0 خطوط S3_S0 برای ورودی ALU
- 0 SA و SB برای ورودی های مالتی پلکسرها
- 0 خروجی F از ALU

- بررسی سیگنال های کنترلی:

- 0 M2 M1 M0 = 000 : مقدار ورودی D0 تا D3 داخل ثبات A ذخیره می شود.
- 0 M2 M1 M0 = 001 : مقدار ورودی D0 تا D3 داخل ثبات B ذخیره می شود.
- 0 M2 M1 M0 = 010 : مقدار فعلی ثبات A بدون تغییر باقی می ماند.
- 0 M2 M1 M0 = 011 : مقدار ثبات B به ثبات A منتقل می شود.
- 0 M2 M1 M0 = 100 : ثبات A پاک شده و مقدار آن صفر می شود.
- 0 M2 M1 M0 = 101 : متمم بیت به بیت ثبات A در خود آن ذخیره می شود.
- 0 M2 M1 M0 = 110 : حاصل عمل AND بین A و B در ثبات A ذخیره می شود.
- 0 M2 M1 M0 = 111 : حاصل جمع ثبات های A و B در ثبات A ذخیره می شود.

3- توضیح و رسم مدار در پروتئوس:

برای طراحی «کنترلر» ابتدا جدول دستورات سه‌بیتی $M0...M2$ به‌عنوان ورودی در نظر گرفته شد و برای هر کد، طبق جدول عملیات، مشخص کردیم مدار باید دقیقاً چه کاری انجام دهد (بارگذاری A از داده، بارگذاری B از داده، نگه‌داشتن A، کپی کردن B در A، صفر کردن A، نات کردن A، AND کردن A، جمع A و B). سپس این رفتارها به سیگنال‌های کنترلی مدار تبدیل شد: دو سیگنال SA و SB انتخاب ورودی مالتی‌پلکسر را تعیین می‌کنند تا در حالت‌های «بارگذاری از D» مسیر داده‌ی $D0...D3$ به ثبات‌ها وصل شود و در حالت‌های «عملیات/بازخورد» خروجی F (یا مسیر داخلی نتیجه ALU) به ورودی ثبات‌ها برگردد؛ هم‌زمان سیگنال‌های $S0...S3$ (و در صورت استفاده، S4 یا همان Mode) کد انتخاب عملیات ALU 74181 را مشخص می‌کنند تا خروجی آن دقیقاً مطابق دستور موردنظر تولید شود (مثل NOT، AND یا ADD). بعد از تعیین مقدار هر خروجی برای تمام ۸ حالت ممکن $M0...M2$ ، برای هر خروجی یک جدول کارنو سه‌متغیره رسم شد تا با گروه‌بندی ۱‌ها، ساده‌ترین معادله بولی (کمترین تعداد گیت) به‌دست آید؛ این معادله‌ها همان چیزی هستند که در نهایت با گیت‌های AND/OR/NOT (و در صورت نیاز XOR/XNOR) پیاده‌سازی می‌شوند و خروجی‌های کنترلر را می‌سازند.

نکته مهم: اگر سیگنال M یک باشد تراشه ما عملیات‌های منطقی و اگر صفر باشد عملیات‌های حسابی انجام می‌دهد که در صورت صفر بودن باید ورودی CN (کری ورودی تراشه 74181) یک باشد. در شکل 4 انواع کارکرد تراشه 74181 را به ازای هر کدام از 16 حالت $S0...S3$ را مشاهده می‌کنیم.

S_3	S_2	S_1	S_0	مد منطقی ($M = 1$)	مد حسابی ($M = 0, C_n = 1$)
0	0	0	0	$\overline{A}$	A
0	0	0	1	$\overline{A + B}$	$A \text{ Plus } B$
0	0	1	0	$\overline{A} \cdot B$	$A \text{ Plus } \overline{B}$
0	0	1	1	0	Minus 1
0	1	0	0	$\overline{A \cdot B}$	$A \text{ Plus } (A \cdot \overline{B})$
0	1	0	1	$\overline{B}$	$(A + B) \text{ Plus } (A \cdot \overline{B})$
0	1	1	0	$A \oplus B$	$A \text{ Minus } B \text{ Minus } 1$
0	1	1	1	$A \cdot \overline{B}$	$(A \cdot \overline{B}) \text{ Minus } 1$
1	0	0	0	$\overline{A} + B$	$A \text{ Plus } (A \cdot B)$
1	0	0	1	$\overline{A \oplus B}$	$A \text{ Plus } B$
1	0	1	0	B	$(A + \overline{B}) \text{ Plus } (A \cdot B)$
1	0	1	1	$A \cdot B$	$(A \cdot B) \text{ Minus } 1$
1	1	0	0	1	$A \text{ Plus } A$
1	1	0	1	$A + \overline{B}$	$(A + B) \text{ Plus } A$
1	1	1	0	$A + B$	$(A + \overline{B}) \text{ Plus } A$
1	1	1	1	A	$A \text{ Minus } 1$

شکل 4

طبق شکل 4 و جدولی که برای حالت های مختلف سیگنال های $M0...M2$ داریم حالت ها و جدول کارنو های SA و SB و $S0...S3$ و M و CN را بر حسب $M0...M2$ رسم میکنیم.

M2	M1	M0	SA	SB	S3	S2	S1	S0	M	CN
0	0	0	0	1	X	X	X	X	X	X
0	0	1	1	0	X	X	X	X	X	X
0	1	0	1	1	1	1	1	1	1	X
0	1	1	1	1	1	0	1	0	1	X
1	0	0	1	1	0	0	1	1	1	X
1	0	1	1	1	0	0	0	0	1	X
1	1	0	1	1	1	0	1	1	1	X
1	1	1	1	1	1	0	0	1	0	1

به دلیل ساده بودن خروجی های متغیر های SA و SB و M و CN فقط جدول کارنو های S0...S3 را کشیدیم (شکل 5).

$M_1 \backslash M_0$	00	01	11	10
0	X	1	1	1
1	X	0	1	0

Saturday - 29 July 2023
۱۴۴۵ محرم ۱۱

$$S_0 = \overline{M_0} + M_1$$

$M_1 \backslash M_0$	00	01	11	10
0	X	1	1	1
1	X	1	0	0

$$S_1 = \overline{M_0} + \overline{M_1}$$

$M_1 \backslash M_0$	00	01	11	10
0	X	1	0	0
1	X	0	0	0

$$S_2 = \overline{M_1} \overline{M_0}$$

$M_1 \backslash M_0$	00	01	11	10
0	X	1	1	0
1	X	1	1	0

$$S_3 = M_1$$

شکل 5

$$SA = M2 + M1 + M0 \text{ (active low)}$$

$$SB = M2 + M1 + M0' \text{ (active low)}$$

$$M = (M2.M1.M0)'$$


$$S0 = M0' + M2M1$$

$$S1 = M0' + M2'$$

$$S2 = M2'M0'$$

$$S3 = M1$$


مدار نهایی را در شکل 6 مشاهده میکنید.




شکل 6

4- تست کارکرد مدار:


برای حالتی که سیگنال کنترلی 111 است (عملیات جمع) مدار را تست میکنیم. ابتدا به عنوان مثال عدد یک را در ثبات B ذخیره میکنیم (شکل 7 و $M2M1M0 = 001$) سپس عدد 6 را در A ذخیره میکنیم (شکل 8 و $M2M1M0 = 000$). حالا سیگنال کنترلی را برابر با 111 میکنیم که نشان دهنده $A + B$ است و عدد $7 = 6 + 1$ در خروجی نشان داده میشود و در کلاک بعدی در ثبات A ریخته میشود. (شکل 9)



شکل 7



شکل 8



شکل 9


5-تحلیل و ساخت مدار داخلی ALU

در بخش دوم این آزمایش قصد داریم مدار داخل ALU را طراحی کنیم. در این مدار از گیت های ساده و ترکیبی ای مانند adder-full و mux استفاده کرده ایم. ورودی های این مدار شامل 4 خط ورودی A0 تا A3 برای عملوند اول، 4 خط ورودی B0 تا B3 برای عملوند دوم، 4 خط سیگنال کنترلی آپکد (Select) برای تعیین نوع عملیات و یک سیگنال Cin برای تعیین وجود یا عدم وجود بیت کری در عملیات های محاسباتی است. همچنین این مدار دارای 4 بیت سیگنال خروجی که نشان دهنده حاصل عملیات انجام شده روی دو عملوند در مدار است می باشد. یک سیگنال Cout هم برای تشخیص تولید کری در عملیات های محاسباتی به عنوان خروجی از مدار خارج می شود.


برای اعمال منطقی ساده مانند AND و OR و ... که نحوه کار واضح است و بیت های متناظر ورودی های 4 بیتی را با هم از یک گیت منطقی عبور می دهیم و بیت حاصل را خروجی می دهیم. برای نقیض کردن ورودی، هر بیت را از یک گیت Inverter عبور می دهیم. برای شیفت دادن منطقی به سمت چپ هر بیت را به جز بیت آخر به بیت بعدی خود منتقل کرده و در بیت اول 0 را قرار می دهیم یا به عبارت دیگر از سمت راست 0 وارد کرده و از سمت چپ بیت های اضافی را دور می ریزیم. برای شیفت به راست هم عکس این عمل را در جهت مخالف انجام می دهیم. با استفاده از فول ادر تراشه های 4008، جمع دو عدد 4 بیتی و تفریق دو عدد 4 بیتی، جمع عدد اول با مکمل 2 عدد دوم، برای افزایش 1 واحدی ورودی جمع عدد با 0000 و افزودن کری 1 و برای کاهش 1 واحدی عدد، جمع عدد با 1111 که مکمل 2 عدد 1- است و دادن کری 0 به ادر پیاده سازی کرده ایم.

برای تفکیک عملیات ها بر اساس بیت های کنترلی ورودی S و تعیین این که حاصل کدام عملیات روی ورودی ها در خروجی مدار قرار بگیرد، از 9 مالتیپلکسر تراشه 74157 استفاده کرده و مطابق شکل زیر خروجی برخی را به ورودی های مالتیپلکسر های دیگر به طور مناسب متصل می کنیم تا عمل کنترل به درستی و طبق جدول صورت بگیرد. به دلیل اینکه هر یک از فول ادر ها بسته به مقدار سیگنال Cin دو عملیات مختلف را انجام می دهند، نیاز به استفاده از تعداد MUX بیشتری در طراحی مدار نیست. در نهایت خروجی MUX آخر، همان خروجی نهایی مدار ALU است. خروجی مربوط به Cout مدار نیز اگر مدار در حالت انجام عمل محاسباتی باشد، بیت کری خروجی فول ادر مربوطه را نشان می دهد.


در شکل های 10 تا 12 مدار داخلی ALU را مشاهده میکنید.



شکل 10



شکل 11



شکل 12

نتیجه و بحث:

در بخش اول این آزمایش ما یک ALU را با استفاده از تراشه های 74157، 74175، 74181 پیاده سازی کردیم. با استفاده از دیتاشیت تراشه 74181، فرمول های ورودی های هردو رجسטר و هردو ثبات و همچنین ورودی های خود تراشه 74181 را برحسب سیگنال های کنترلی بدست آوردیم. در بخش دوم نیز مدار داخلی خود ALU را با استفاده از مولتی پلکسر (74157) و جمع کننده/تفریق کننده (4008) و گیت های منطقی پیاده کردیم.